Инженер-верификатор

Обязанности

System Verilog Assertions
UVM (Universal Verification Metodology)
Понимание принципов ООП
Понимание метрик Code Coverage, Functional Coverage, Makefile
Python (basic level)
Уверенные пользователь LINUX
Работа с системами контроля версий: GIT (или аналогичные)
Опыт работы с САПР «большой тройки» Cadence, Synopsys, Siemens(Mentor)
Базовые знания в области цифровой микроэлектроники, понимание места верификации в маршруте разработки цифровых микросхем

Требования

Планирование процессов верификации и разработка тестовых планов на основе спецификации СФ-блока
Разработка тестовых окружений для разрабатываемых в компании СФ-блоков
Использование в тестовом окружении VIP сторонних производителей
Автоматизация тестирования с помощью скриптов (Makefile, Python)
Организация регрессионного тестирования в системах CI
Организация сбора и отслеживания показателей покрытия, коэффициентов прохождения тестов, анализ покрытия тестов
Взаимодействие с разработчиком СФ-блока на всех этапах верификации

Условия