• Разработка отдельных компонент верификационного окружения с использованием методологии UVM
• Разработка и отладка функциональных тестов СФ-блоков на языках SystemVerilog (UVM) и C++
• Ведение списка обнаруженных дефектов в системе отслеживания ошибок (Jira, Confluence)

Типовые задачи: 

• Разработка автономных тестов для блоков, реализующих отдельные стадии конвейера маршрутизатора, автономных тестов СФ-блоков периферийных интерфейсов (SDMMC/Ethernet,QSPI и других периферийных блоков)
• Разработка агентов для специализированных интерфейсов, применяющихся для обмена данными между подблоками в составе подсистемы

• Знание языка verilog
• Знание языка C++, понимание принципов ООП
• Дискретная математика, цифровая схемотехника.
• Умение разработать цифровой автомат
• Умение читать англоязычную техническую документацию

• «ЭЛВИС» приглашает в команду молодых специалистов и студентов. Мы знаем, как важен правильный старт в начале пути, поэтому готовы делиться своим опытом и знаниями. В нашей компании вы сможете наилучшим образом развить свои профессиональные компетенции и личностные качества. Если вы действительно хотите создавать профессию будущего вместе с нами — добро пожаловать в команду! 

• Выбор проектной деятельности, тесно связанной с практикой
  

• Возможность совмещать работу и учебу 

• Программа наставничества